欢迎访问 Micron.com，请登录或注册账户以继续。
无效的输入。不支持特殊字符。
DRAM 设计分析工具包
仅仅运行模拟模型无法满足需求？ 您可利用这里提供的一些实用工具来帮助进行设计分析。
美光协助前沿品牌 EDA 软件供应商推出了设计分析工具包。这些工具包整合了内存组件、主板和控制器的模型，可以显著提升信号完整性和时序分析能力。
工具包中的工具和模型旨在加快产品上市速度，提高设计效率，并大幅简化设计过程。所有工具和模型都已经过预配置，可以直接使用。内存通道设计分析工具包具有实用的软件增强功能，相比标准模拟模型，它们能够帮助您更高效地执行 SI 和时序分析模拟。
Cadence Design Systems, Inc. 的 DDR2 Design-In IP 组合工具包
DDR2 Design-In IP 组合工具包可引导设计师逐步完成整个设计过程。该工具包将美光内存模型与 Altera 公司的 Stratix II 内存参考设计板相结合。其中的工具包括：
- UDIMM 和板载内存接口的预定义拓扑结构
- 有助于压摆率降额的脚本（旨在实现完整时序分析）
- 用于终端方案的总线分析
- 详细的设计方法，包括 I/O 模型验证、叠构设计、拓扑设计、预布局时序预算分析、布线限制实施，以及布局后时序和 SI 验证
- 您将重定向至 Cadence Silicon Design-In IP 组合工具包网页。
- 向下滚动页面，即可找到“DDR2 Design-in IP”链接。
Signal Integrity Software, Inc. (SiSoft) 的 DDR2 SODIMM 工具包
此工具包提供每一种单插槽和双插槽 SoDIMM 配置的参数化拓扑，利用 JEDEC 原始卡 A、B、C、D、美光 DDR2 SDRAM 内存设备的 IBIS 和时序模型，以及通用内存控制器的 IBIS 和时序模型。
设计稳健的内存通道绝非易事，需要完成繁琐的分析工作。即便有模拟模型，模拟与优化的内在复杂性依然会显著降低这一过程的速度，导致项目设计周期延长，产品上市速度放缓。浪费时间常常意味着客户流失以及在市场空间竞争中失利。
Signal Integrity Software, Inc. (SiSoft) 推出了一款适用于 DDR2 SODIMM 的工具包。此内存通道设计分析工具包提供以下工具：
- 完整的预布局分析环境
- 全套原理图集
- 全面的时序分析，包括压摆率降额
- 从 DQS、DQ 或 CLK 到地址、命令或控制的时序分析
- 可轻松配置的终端电阻分析
- 美光内存模块的内存组件模型、DIMM 模型和时序分析模型均使用完整的模拟数据库进行了预配置。
下载 DDR2 SODIMM 工具包。